Thủ Thuật về Nguồn phục vụ nhu yếu cho hở vi mạch TTL 2021
Người Hùng đang tìm kiếm từ khóa Nguồn phục vụ nhu yếu cho hở vi mạch TTL 2022-04-19 09:08:03 san sẻ Mẹo về trong nội dung bài viết một cách 2021.
You’re Reading a Free Preview
You’re Reading a Free Preview You’re Reading a Free Preview You’re Reading a Free Preview
Trong quy trình tăng trưởng của công nghệ tiên tiến và phát triển sản xuất mạch số ta có những họ: RTL (Resistor-transistor logic), DCTL (Direct couple-transistor logic), RCTL (Resistor-Capacitor-transistor logic), DTL (Diod-transistor logic), ECL (Emitter- couple logic) v.v…. Đến hiện giờ tồn tại hai họ có nhiều tính năng kỹ thuật cao như thời trễ truyền nhỏ, tiêu tốn hiệu suất ít, đó là họ TTL (transistor-transistor logic) dùng công nghệ tiên tiến và phát triển sản xuất BJT và họ MOS (Công nghệ sản xuất MOS) Dưới đây, lần lượt khảo sát những cổng logic của hai họ TTL và MOS Cổng cơ bản họ TTL Lấy cổng NAND 3 ngã vào làm thí dụ để thấy cấu trúc và vận hành của một cổng cơ bản
Khi một trong những ngã vào A, B, C xuống mức không T1 dẫn đưa tới T2 ngưng, T3 ngưng, ngã ra Y lên rất cao; khi cả 3 ngã vào lên rất cao, T1 ngưng, T2 dẫn, T3 dẫn, ngã ra Y xuống thấp. Đó đó là kết quả của cổng NAND. Tụ CL trong mạch đó là tụ ký sinh tạo bởi sự phối hợp giữa ngã ra của mạch (tầng thúc) với ngã vào của tầng tải, khi mạch hoạt động giải trí và sinh hoạt tụ sẽ nạp điện qua R4 (lúc T3 ngưng) và phóng qua T3 khi transistor này dẫn do đó thời trễ truyền của mạch quyết định hành động bởi R4 và CL, khi R4 nhỏ mạch hoạt động giải trí và sinh hoạt nhanh nhưng hiệu suất tiêu thụ lúc đó lớn, muốn giảm hiệu suất phải tăng R4 nhưng như vậy thời trễ truyền sẽ to nhiều hơn (mạch giao hoán chậm hơn). Để xử lý và xử lý khuyết điểm này đồng thời thỏa mãn thị hiếu một số trong những yêu cầu khác , người ta đã sản xuất những cổng logic với những kiểu ngã ra rất khác nhau. Các kiểu ngã ra Ngã ra totempole
R4 trong mạch cơ bản được thay thế bởi cụm T4, RC và Diod D, trong số đó RC có trị rất nhỏ, không đáng kể. T2 hiện giờ giữ vai trò mạch hòn đảo pha: khi T2 dẫn thì T3 dẫn và T4 ngưng, Y xuống thấp, khi T2 ngưng thì T3 ngưng và T4 dẫn, ngã ra Y lên rất cao. Tụ CL nạp điện qua T4 khi T4 dẫn và phóng qua T3 (dẫn), thời hằng mạch rất nhỏ và kết quả là thời trễ truyền nhỏ. Ngoài ra do T3 & T4 luân phiên ngưng tương ứng với 2 trạng thái của ngã ra nên hiệu suất tiêu thụ giảm đáng kể. Diod D có tác dụng nâng điện thế cực B của T4 lên để bảo vệ bảo vệ an toàn khi T3 dẫn thì T4 ngưng. Ngã ra cực thu để hở có một số trong những lợi điểm sau: Mạch này còn có khuyết điểm là không thể nối chung nhiều ngã ra của những cổng rất khác nhau vì trọn vẹn có thể gây hư hỏng khi những trạng thái logic của những cổng này sẽ rất khác nhau. Ngã ra cực thu để hở
– Cho phép liên kết những ngã ra của nhiều cổng rất khác nhau, nhưng khi sử dụng phải mắc một điện trở từ ngã ra lên nguồn Vcc, gọi là điện trở kéo lên, trị số của điện trở này trọn vẹn có thể được chọn lớn hay nhỏ tùy từng yêu cầu có lợi về mặt hiệu suất hay vận tốc thao tác. Điểm nối chung của những ngã ra có tác dụng như một cổng AND nên ta gọi là yếu tố AND (H 3.24) – Người ta cũng sản xuất những IC ngã ra có cực thu để hở được cho phép điện trở kéo lên mắc vào nguồn điện thế cao, dùng cho những tải đặc biệt quan trọng hoặc dùng tạo sự tiếp xúc giữa họ TTL với CMOS dùng nguồn cao. Thí dụ IC 7406 là loại cổng hòn đảo có ngã ra cực thu để hở trọn vẹn có thể mắc lên nguồn 24 V (H3.25) Mạch (H 3.26) là một cổng hòn đảo có ngã ra 3 trạng thái, trong số đó T4 & T5 được mắc Darlington để cấp dòng ra lớn cho tải. Diod D nối vào ngã vào C để điều khiển và tinh chỉnh. Hoạt động của mạch lý giải như sau: – Khi C=1, Diod D ngưng dẫn, mạch hoạt động giải trí và sinh hoạt như một cổng hòn đảo – Khi C=0, Diod D dẫn, cực thu T2 bị ghim áp ở tại mức thấp nên T3, T4 & T5 đều ngưng, ngã ra mạch ở trạng thái tổng trở cao. Ký hiệu của cổng hòn đảo ngã ra 3 trạng thái, có ngã điều khiển và tinh chỉnh C tác động mức cao và bảng thực sự cho ở (H 3.27) Cũng có những cổng hòn đảo và cổng đệm 3 trạng thái với ngã điều khiển và tinh chỉnh C tác động mức thấp mà SV trọn vẹn có thể tự vẽ ký hiệu và bảng thực sự.
(H 3.28) là một ứng dụng của cổng đệm có ngã ra 3 trạng thái: Mạch chọn tài liệu Nguồn: voer.edu.vnBạn Có Đam Mê Với Vi Mạch hay Nhúng – Bạn Muốn Trau Dồi Thêm Kĩ Năng Chương 3: Cổng logic TTL và CMOS40 Vcc được nối tới âm nguồn. Mức logic trong mạch được biến hóa từ giá trị thấp là -1,75 V đến giátrị cao là – 0,9 V so với điện thế đất. Khi muốn có mức logic ra dương những cực E nối tới đất. 3.2. GIAO TIẾP GIỮA CÁC CỔNG LOGIC CƠ BẢN TTL-CMOS VÀ CMOS-TTLTrong nhiều ứng dụng, yêu cầu quy đổi những tín hiệu giữa những mức logic rất khác nhau như từ TTL sang CMOS hoặc ngược lại. Các cổng logic collector hở hoặc những mạch khuếch đạitransistor đơn thuần và giản dị thường được sử dụng trong những mạch quy đổi này.Để tạo nên tiếp xúc giữa TTL và CMOS thì ta phải để ý đến nguồn phục vụ nhu yếu của 2 họ. Họ TTL cần điện áp phục vụ nhu yếu là + 5V, họ CMOS trọn vẹn có thể dùng điện áp phục vụ nhu yếu từ +3V đến +15V.a. Cùng điện áp phục vụ nhu yếu +5V.Trong trường hợp này điện áp ra của TTL nhỏ hơn so với điện áp vào của CMOS. Do vậy ta phải dùng mạch bổ trợ update để tương hợp hai loại IC rất khác nhau.Giải pháp tiêu chuẩn là dùng điện trở kéo lên giữa điều khiển và tinh chỉnh TTL và tải CMOS như hình 3-17.Hình 3-17. Điều khiển TTL và tải CMOS b. Khác điện áp phục vụ nhu yếu.Điện áp phục vụ nhu yếu dùng cho IC CMOS thích hợp nhất là từ +9V đến +12V. Một cách vốn để làm điện áp phục vụ nhu yếu lớn là sử dụng IC TTL hở mạch Collector như ở hình 3-18, vì tầng ra củaTTL hở cực C chỉ gồm transistor nhận dòng với cực C thả nổi. Ở hình này cực C để hở được nối với nguồn phục vụ nhu yếu +12V qua điện trở kéo lên 6,8kΩ. Khi lối ra của mình TTL ở tại mức L thì dòng của nó là:Inhận dòng=12V 1,76mA6,8k =ΩKhi lối ra của TTL ở tại mức H thì lối ra của cực C để hở tăng thêm một cách thụ động đến +12V. Trong trường nào thì những lối ra của TTL cũng đều tương thích phù hợp với những trạng thái ở lối vàocủa CMOS.+ 5VTải CMOS Điều khiểnTTL RpChương 3: Cổng logic TTL và CMOS41Hình 3-18. Điều khiển TTL hở mạch Collector và tải CMOS c. Bộ chuyển mức nguồn dùng CMOS.Hình 3-19 là bộ chuyển mức CMOS 40109. Tầng lối vào của IC dùng điện áp phục vụ nhu yếu +5V trong lúc tầng lối ra dùng +12V.Trong hình 3-19, IC TTL tiêu chuẩn điều khiển và tinh chỉnh bộ chuyển mức nguồn, nó kéo IC TTL lên tối thiểu là +2,4V. Điện trở kéo lên tiếp tục đưa điện áp lên rất cao đến mức +5V, mức này đảm bảo chắcchắn lối vào sinh sống mức H. Lối ra của cục chuyển mức nối với nguồn +12V.Hình 3-19. Bộ chuyển mức CMOS được cho phép sử dụng hai loại nguồn +5V và +12V. 3.2.2. Giao tiếp giữa CMOS và TTLĐể tạo ra được tiếp xúc giữa họ CMOS và TTL thì ta phải quan tâm đến yếu tố chuyển mức điện áp cho tới khi trạng thái lối ra của CMOS phù thích phù hợp với lối vào của TTL. Ta phải đảmbảo chứng minh và khẳng định lối ra ở trạng thái L của CMOS luôn luôn nhỏ hơn 0,8 Vđây là điện áp lối vào lớn số 1 ở trạng thái L của mình TTL. Điện áp lối ra ở trạng thái H của CMOS luôn luôn to nhiều hơn 2Vđây là điện áp lối vào nhỏ nhất ở trạng thái H của mình TTL.a. Cùng điện áp phục vụ nhu yếu +5V.Theo số liệu kỹ thuật của IC 74Cxx thì trường hợp xấu nhất dòng lối ra của CMOS điều khiển và tinh chỉnh TTL là:IOL MAX= 360 μA ; IOH MAX= – 360 μAĐiều này tức là yếu tố khiển và tinh chỉnh CMOS trọn vẹn có thể cho nhận dòng là 360 μA khi ở trạng thái L,đó là loại vào so với IC TTL loại Schottky cơng suất thấp. Mặt khác, điều khiển và tinh chỉnh CMOS trọn vẹn có thể cho dòng nguồn 360μA, nó to nhiều hơn mức thiết yếu để điều khiển và tinh chỉnh dòng vào sinh sống trạng thái H. Như vậy thông số ghép tải giữa CMOS và 74LS là bằng 1.+ 12VTải CMOS TTL hở mạchCollector 6,8k+ 5V+ 5VBộ chuyển mức 40109Tải CMOS Điều khiểnTTL + 12V3,3kChương 3: Cổng logic TTL và CMOS42 Đối với loại IC TTL cơng suất thấp thì có dòng lối vào là 180μA thì thông số ghép tải giữa CMOS và 74L là bằng 2.IC CMOS không thể điều khiển và tinh chỉnh trực tiếp IC TTL tiêu chuẩn, vì dòng lối vào sinh sống trạng thái L yêu cầu là một trong những,6 mA, mà transistor nhận dòng của IC CMOS có điện trở xấp xỉ 1,11kΩ trường hợp xấu nhất. Nên điện áp lối ra của IC CMOS bằng 1,6 mA x 1,11kΩ = 1,78 V. Điện áp này quá rộng so với lối vào sinh sống trạng thái L của IC TTL.- Dùng tầng đệm bằng CMOS.Hình 3-20. Tầng đệm CMOS trọn vẹn có thể điều khiển và tinh chỉnh tải TTL tiêu chuẩnHình 3-20 là mạch điều khiển và tinh chỉnh IC CMOS với thông số tải qua tầng đệm. Tầng đệm có dòng ra lớn. Ví dụ IC 74C902 có 6 tầng đệm CMOS, mỗi tầng đệm có dòng ở lối ra trong trường hợp xấunhất là: IOL MAX= 3.60mA IOH MAX= 800 μAVì tải TTL tiêu chuẩn có dòng lối vào sinh sống trạng thái L bằng 1,6mA và dòng lối vào sinh sống trạng thái H là 48μA, IC 74C902 trọn vẹn có thể điều khiển và tinh chỉnh hai tải TTL tiêu chuẩn. Các IC khác được sử dụng làm tầng đệm như hình 5-19 là IC CD4049A, 4050: hòn đảo;CD405CA: không hòn đảo, 74C901: hòn đảo… Video tương quan |
(H 3.21)
(H 3.22)
Chia sẻ
Review Nguồn phục vụ nhu yếu cho hở vi mạch TTL ?
Một số hướng dẫn một cách rõ ràng hơn về Review Nguồn phục vụ nhu yếu cho hở vi mạch TTL tiên tiến và phát triển nhất .
Chia Sẻ Link Cập nhật Nguồn phục vụ nhu yếu cho hở vi mạch TTL miễn phí
Bạn đang tìm một số trong những Share Link Down Nguồn phục vụ nhu yếu cho hở vi mạch TTL miễn phí.
#Nguồn #cung #cấp #cho #hở #mạch #TTL