Cách đọc datasheet của MOSFET 2022

Kinh Nghiệm Hướng dẫn Cách đọc datasheet của MOSFET Chi Tiết

Pro đang tìm kiếm từ khóa Cách đọc datasheet của MOSFET 2022-04-02 09:26:03 san sẻ Kinh Nghiệm về trong nội dung bài viết một cách 2022.

Bài viết nhằm mục tiêu đưa tới bạn đọc những thông tin về cấu trúc, hoạt động giải trí và sinh hoạt và những tham số đặc tính của MOSFET hiệu suất, để những bạn cũng trọn vẹn có thể sử dụng và thiết kế những ứng dụng cho MOSFET một cách bảo vệ an toàn và uy tín và hiệu suất cao. Bài viết là tiếp nối của bài tổng quan về MOSFET hiệu suất, và cũng là bài nối cho những nội dung bài viết về những ứng dụng chính của MOSFET hiệu suất. Xem thêm nội dung bài viết: Tổng quan về MOSFET hiệu suất Hình 1: Cấu trúc ô của MOSFET hiệu suất. Ý tưởng về MOSFET kênh dọc đã được biết tới từ trong năm 1930 nhưng phải đến Một trong trong năm 1970, công nghệ tiên tiến và phát triển khuếch tán, cấy ion và sản xuất vật tư đã đạt đến mức thiết yếu để sản xuất DMOS ở quy mô thương mại. Kỹ thuật khuếch tán dọc sử dụng công nghệ tiên tiến và phát triển phổ cập hơn kết thích phù hợp với việc sản xuất những mạch tích hợp tỷ trọng to nhiều hơn so với những linh phụ kiện hiệu suất truyền thống cuội nguồn. Hình 1 đã cho toàn bộ chúng ta biết cấu trúc kênh được cấy ghép-kép dọc (DIMOS) là cơ sở cho toàn bộ những linh phụ kiện MOSFET hiệu suất. Một transistor MOS kênh n được sản xuất trên một nền (đế) N+ với một cực máng sắt kẽm kim loại hóa được nối phía dưới của nền. Bên trên nền N+ là một lớp epi N-, độ dày và điện trở suất tùy từng yêu cầu điện áp đánh thủng máng-nguồn. Cấu trúc kênh, được hình thành từ một cấy kép vào mặt phẳng vật tư epi, được sắp xếp theo một quy mô tế bào sao cho hàng nghìn tế bào sẽ tạo ra một transistor duy nhất. Hình 2: Hình phẳng của một chip MOSFET hiệu suất điện áp thấp. Cực cửa polysilicon N+ được nhúng trong một lớp dioxide silicon cách ly, là một cấu trúc đơn chạy giữa những tế bào qua toàn bộ vùng hoạt động giải trí và sinh hoạt của linh phụ kiện. Cực nguồn sắt kẽm kim loại hóa cũng phủ toàn bộ cấu trúc và do đó tuy nhiên tuy nhiên với toàn bộ những tế bào transistor riêng lẻ trên chip. Các cách sắp xếp của một chip điện áp thấp nổi bật nổi bật được thể hiện trong Hình 2. Cực cửa polysilicon được link bằng phương pháp nối với miếng đệm xác lập trong lúc những dây cực nguồn được link trực tiếp với nhôm trên dãy tế bào (ô). Mặt sống lưng của con chip được sắt kẽm kim loại hóa bằng ba lớp titan/niken/bạc và lớp này được cho phép liên kết cực máng được hình thành bằng phương pháp sử dụng một quy trình link sắt kẽm kim loại tổng hợp tiêu chuẩn. Phần hoạt động giải trí và sinh hoạt của linh phụ kiện gồm có nhiều ô nối tuy nhiên tuy nhiên để sở hữu kĩ năng xử lý dòng điện cao mà ở đó dòng điện chạy dọc qua chip. Mật độ tế bào được xác lập bằng những yêu cầu dung sai in quang học trong việc xác lập những hành lang cửa số trong polysilicon và ôxít cửa-nguồn và cũng bằng chiều rộng của đường rãnh polysilicon giữa những ô liền kề. Giá trị tối ưu cho chiều rộng rãnh polysilicon và vì thế tỷ trọng tế bào thay đổi như một hàm của mức định hình và nhận định điện áp máng-nguồn của linh phụ kiện. Mật độ tế bào nổi bật nổi bật là một trong những,6 triệu tế bào mỗi inch vuông so với loại điện áp thấp và 350.000 ô trên inch vuông cho những loại điện áp cao. Mảng tế bào được xung quanh bởi một cấu trúc cạnh cuối để trấn áp sự phân bổ điện trường mặt phẳng phân bổ trong linh phụ kiện ở trạng thái tắt. Hình 3: Mặt cắt của một tế bào (ô) đơn. Một mặt phẳng cắt ngang qua một ô của mảng được hiển thị trong hình 3. Chiều dài kênh xấp xỉ 1,5 micron và được xác lập bởi khác lạ trong sự khuếch tán sang một bên của cực nguồn N+ và thân P. Cả hai sự khuếch tán này là tự động hóa cân chỉnh thẳng hàng theo cạnh của cực cửa polysilicon trong quy trình sản xuất. Tất cả sự khuếch tán được hình thành bởi sự cấy ion theo tiếp sau đó là quy trình cấy/ủ nhiệt độ cao làm cho kĩ năng tái tạo thông số kỹ thuật tốt. Cực cửa được cách ly điện với silicon bằng một lớp oxit cực cửa 800 angstrom (so với loại tiêu chuẩn), 500 angstrom so với mức logic và từ lớp nhôm phủ phía trên bởi lớp dày của oxit tạp chất photpho. Các hành lang cửa số được định nghĩa trong lớp oxit thứ hai để được cho phép lớp nhôm nối cực nguồn N + và lớp khuếch tán P + ở TT của mỗi ô. Khuếch tán P + phục vụ nhu yếu một trở kháng thấp nối giữa thân P- và điện thế mặt đất, do đó cấm bật dẫn của cấu trúc lưỡng cực NPN ký sinh vốn có. Dòng điện trong một MOSFET hiệu suất loại giàu là được điều khiển và tinh chỉnh bởi điện áp nối vào giữa cực cửa và những đầu cực nguồn linh phụ kiện. Thân P- cách ly vùng cực nguồn và vùng cực máng và tạo thành hai tiếp xúc P-N được liên kết đấu sống lưng nhau. Với cả hai cực nguồn và cực máng ở tại mức 0 volt không tồn tại dòng máng-nguồn chảy và cực máng nằm ở vị trí điện áp phục vụ nhu yếu dương. Dòng điện duy nhất trọn vẹn có thể chảy từ nguồn đến máng là loại điện rò rỉ ngược. Khi điện áp cực cửa từ từ trở nên dương hơn so với điện áp cực nguồn, những lỗ trống được đẩy lùi và vùng silicon hết sạch (nghèo hạt dẫn) được hình thành trong thân P- phía dưới giao diện ôxít cực cửa-silicon. Silicon hiện giờ trong một ‘trạng thái ‘hết sạch’, nhưng vẫn không tồn tại dòng chảy đáng kể giữa cực nguồn và cực máng. Khi điện áp cổng được tăng thêm một lớp rất mỏng dính của những electron được hình thành ở mặt phân cách giữa thân P- và ôxít cổng. Kênh dẫn loại N này được tăng cường bởi điện áp dương cửa-nguồn, hiện giờ được cho phép dòng điện chảy từ cực máng đến cực nguồn. Silicon trong thân P- được gọi là ở trạng thái ‘ nghịch hòn đảo’. Tăng một chút ít điện áp cực cửa sẽ dẫn đến tăng rất rộng dòng cực máng và tương ứng tụt giảm khá nhanh điện áp cực máng, giả sử với tải là trở kháng thường thì. Cuối cùng, dòng chảy sẽ bị hạn chế bởi những trở kháng được ghép của điện trở tải và RDS (ON) của MOSFET. Trở kháng MOSFET đạt tới tối thiểu khi VGS = +10 V (giả sử một loại tiêu chuẩn). Sau đó, giảm điện áp cực cửa xuống 0 V sẽ ngược lại quy trình vừa nêu, RD(ON) tăng, FET dẫn yếu đi rồi tắt. Không có tác động điện tích được lưu giữ vì những MOSFETS hiệu suất là những linh phụ kiện dẫn bằng hạt dẫn hầu hết. Điện áp ngưỡng thường được đo bằng phương pháp nối cực cửa đến cực máng và tiếp sau đó xác lập điện áp phải được cấp trên những linh phụ kiện để đạt được dòng điện máng 1,0 mA. Phương pháp này đơn thuần và giản dị để tiến hành và phục vụ nhu yếu một chỉ báo sẵn sàng của điểm mà ở đó sự hòn đảo ngược kênh xẩy ra trong linh phụ kiện. Các giá trị phổ cập là 2-4V cho những linh phụ kiện điện áp cao với những lớp ôxít cực cửa dày hơn và 1-2V cho những linh phụ kiện điện áp thấp hơn, những linh phụ kiện tương thích logic với những lớp ôxít cực cửa mỏng dính hơn. Tiếp xúc PN phân cực ngược trong MOSFET hiệu suất được hình thành giữa sự khuếch tán của thân lớp p. và lớp cấy lên n˗ (epi-layer). Đối với bất kỳ tiếp xúc p.-n nào, cũng tồn tại một giá trị điện áp đánh thủng lý thuyết cực lớn, tùy từng thông số kỹ thuật kỹ thuật cấy tạp chất và độ dày vật tư. Đối với trường hợp của MOSFET hiệu suất kênh-n, gần như thể toàn bộ điện áp chặn được tương hỗ bởi lớp cấy n-. Khả năng của lớp n– để tương hỗ điện áp là một hàm của điện trở suất và độ dày của nó trong số đó cả hai đều phải tăng để phục vụ nhu yếu điện áp đánh thủng cao hơn nữa. Điều này còn có hậu quả rõ ràng trong điện trở nguồn-máng là với RDS(ON) tỷ trọng gần đúng với BVDSS. Do đó, quan trọng để thiết kế những linh phụ kiện MOS hiệu suất sao cho điện áp đánh thủng càng gần với lý thuyết tối đa càng tốt nếu không thì vật tư có điện trở suất cao hơn nữa, dày hơn phải được sử dụng. Các quy mô máy tính được sử dụng để khảo sát định hình và nhận định tác động của thiết kế và sắp xếp tế bào trên điện áp đánh thủng. Vì những yếu tố này cũng tác động đến ‘trạng thái ON’ và những hoạt động giải trí và sinh hoạt chuyển mạch, một mức độ thỏa hiệp là thiết yếu. Để đạt được tỷ trọng Phần Trăm cao của điện áp đánh thủng cực lớn lý thuyết, nó thiết yếu để xây dựng những cấu trúc cạnh xung xung quanh hoạt động giải trí và sinh hoạt của linh phụ kiện. Các cấu trúc cạnh được thiết kế để giảm điện trường mà nếu không điện trường sẽ cao hơn nữa trong những vùng này và gây ra sự đánh thủng sớm. Trở kháng trạng thái ON của một MOSFET hiệu suất được tạo ra từ vài thành phần như được vẽ trong hình 4: RDS(on) = Rsource + Rch + RA + RJ + RD + Rsub + Rwcml   Với: Rsource = trở kháng khuếch tán cực cửa     Rch = trở kháng kênh dẫn      RA = trở kháng tích lũy       RJ = trở kháng của thành phần “JFET”  của vùng giữa hai vùng thân      RD = trở kháng vùng trôi (vùng epitaxy)    Rsub = trở kháng nền Hình 4: Nguồn gốc những trở kháng nội của MOSFET hiệu suất. Các miếng bán dẫn với những trở kháng nền đến 20 mΩ-cm được sử dụng cho những linh phụ kiện điện áp cao và nhỏ hơn 5mΩ-cm cho những linh phụ kiện điện áp thấp. Rwcml = tổng của trở kháng dây nối, những trở kháng tiếp xúc giữa cực nguồn và sắt kẽm kim loại cực máng và vùng silicon, vùng sắt kẽm kim loại và khung chì góp phần. Những thành phần này là thường thì không đáng kể trong những linh phụ kiện điện áp cao nhưng trọn vẹn trở nên đáng kể trong những linh phụ kiện điện áp thấp. Hình 5 màn biểu diễn sự quan hệ quan trọng của mỗi thành phần đến RDS(on) trên phổ điện áp. Như trọn vẹn có thể thấy, ở điện áp cao, RDS(on) bị chi phối bởi điện trở epi và thành phần JFET. Thành phần này cao hơn nữa trong những linh phụ kiện điện áp cao do điện trở suất cao hơn nữa hoặc nồng độ những hạt dẫn của nền thấp hơn trong vùng epi. Ở những điện áp thấp hơn, RDS (on) bị chi phối bởi điện trở kênh và những sự góp phần từ tiếp xúc bán dẫn với sắt kẽm kim loại, quy trình sắt kẽm kim loại hóa, dây nối và khung dẫn. Sự góp phần của nền trở nên quan trọng hơn so với những linh phụ kiện có điện áp đánh thủng thấp hơn. Hình 5: Các phân phối tương quan đến RDS(ON) với những chỉ số xếp loại điện áp rất khác nhau.  Hỗ dẫn gfs là một giá trị đo của độ nhạy dòng cực máng so với những sự thay đổi trong sự phân cực cửa-nguồn. Thông số này thường được trích dẫn cho một Vgs mà nó cho một dòng máng bằng với mức một nữa của giá trị định mức dòng cực lớn và cho một VDS đảm bảo hoạt động giải trí và sinh hoạt trong vùng dòng không đổi. Hỗ dẫn bị tác động bởi độ rộng cực cửa, độ rộng này tăng thêm tỷ trọng với vùng tích cực khi tăng tỷ trọng tế bào. Mật độ tế bào đã tiếp tục tăng trong trong năm qua từ khoảng chừng nữa triệu trên mỗi inch vuông trong năm 1980 tới khoảng chừng 8 triệu cho những MOSFET công nghệ tiên tiến và phát triển tấm phẳng và khoảng chừng 12 triệu cho công nghệ tiên tiến và phát triển rãnh. Yếu tố hạn chế so với tỷ trọng tế bào cao hơn nữa thế nữa là độ sắc nét và quy trình quang khắc ở TT của những tế bào. Chiều dài kênh dẫn cũng tác động hỗ dẫn. Chiều dài giảm có lợi cho toàn bộ gfs và trở kháng-on, với đột phá là yếu tố cân đối. Giới hạn thấp hơn cho chiều dài này được xác lập bởi kĩ năng điều khiển và tinh chỉnh quy trình khuếch tán-kép và lúc bấy giờ là khoảng chừng 1-2 mm. Cuối cùng bề dày của oxid cực cổng càng mỏng dính thì gfs càng cao. Việc tiêu tán công xuất cực mạnh được cho phép sẽ làm tăng nhiệt độ lên mức tối đa được cho phép khi nhiệt độ vỏ được giữ ở 25oC là rất quan trọng. Nó được cho bởi Pd trong số đó: Tjmax = Nhiệt độ cực lớn được cho phép của tiếp xúc pn  trong linh phụ kiện (thường là 150oC hoặc 175oC) RthJC = Trở kháng nhiệt giữa những mối nối của thiết bị. Khi MOSFET được sử dụng như một công tắc nguồn, hiệu suất cao cơ bản của nó là yếu tố khiển và tinh chỉnh dòng cực máng bởi điện áp cực cửa. Hoạt động chuyển mạch của một linh phụ kiện được xác lập bởi thời hạn yêu cầu để ổn định những thay đổi điện áp trên những tụ điện. RG là trở kháng được phân phối của cực cửa và nó tỷ trọng nghịch với vùng hoạt động giải trí và sinh hoạt. LS và LD là những thông số tự cảm của những đầu cực nguồn, cực máng và có mức giá trị khoảng chừng vài chục nH. Các giá trị tiêu biểu vượt trội của ngõ vào (Ciss), ngõ ra (Coss) và những điện dung truyền ngược (Crss) trong những datasheet được những nhà thiết kế mạch sử dụng như một điểm khởi đầu trong việc xác lập những giá trị thành phần mạch. Các điện dung datasheet được định nghĩa theo điện dung mạch tương tự là: Ciss = CGS + CGD, (CDS nối tắt) Crss = CGD Coss = CDS + CGD Điện dung cửa-nguồn, CGD, là một hàm phi tuyến của điện áp và là thông số kỹ thuật quan trọng nhất chính vì nó phục vụ nhu yếu một vòng hồi tiếp giữa ngõ ra và ngõ vào của mạch. CGD cũng rất được gọi là điện dung Miller chính vì nó gây ra tổng điện dung nguồn vào động trở nên to nhiều hơn hơn tổng những điện dung tĩnh. Hình 6 màn biểu diễn một mạch test thời hạn chuyển mạch tiêu biểu vượt trội. Cũng được màn biểu diễn là những thành phần thời hạn tăng và giảm tương quan đến những dạng sóng VGS và VDS. Độ trễ khi bật mở, td (on), là thời hạn để nạp điện dung nguồn vào của linh phụ kiện trước lúc dòng cực máng trọn vẹn có thể khởi đầu chạy. Tương tự, độ trễ bật và tắt, td (off), là thời hạn để xả điện dung sau khoản thời hạn được bật và tắt. Hình 6: (a) Kiểm tra thời hạn chuyển mạch, (b) Các dạng sóng VDS và VGS. Mặc dù những giá trị điện dung nguồn vào là hữu ích, chúng không phục vụ nhu yếu kết quả đúng chuẩn khi so sánh hoạt động giải trí và sinh hoạt chuyển mạch của hai linh phụ kiện từ những nhà sản xuất rất khác nhau. Ảnh hưởng của kích thước linh phụ kiện và hỗ dẫn làm cho việc so sánh khó hơn. Một tham số hữu ích hơn từ quan điểm thiết kế mạch là điện tích cực cửa thay vì điện dung. Phần lớn nhà sản xuất liệt kê cả hai những tham số trên datasheet của mình. Hình 7 đã cho toàn bộ chúng ta biết một dạng sóng điện tích cực cửa nổi bật nổi bật và mạch điện test. Khi cực cửa được nối với điện áp phục vụ nhu yếu, VGS khởi đầu tăng cho tới khi đạt đến Vth, tại thời gian lúc đó dòng cực máng khởi đầu chảy và CGS khởi đầu nạp. Suốt trong tầm thời hạn t1 đến t2, CGS tiếp tục nạp, điện áp cực cửa tiếp tục tăng và dòng máng hiện tại tăng một cách tương xứng. Tại thời gian t2, CGS được nạp trọn vẹn và dòng cực máng đạt đến dòng ID được xác lập trước và không đổi trong lúc điện áp cực máng khởi đầu giảm. Với tham chiếu đến quy mô mạch tương tự của MOSFET được hiển thị trong Hình 6, trọn vẹn có thể thấy rằng với CGS được nạp đầy ở t2, VGS trở nên không đổi và dòng điện lái khởi đầu nạp cho điện dung Miller, CDG. Điều này tiếp tục cho tới thời gian t3. Thời gian nạp cho điện dung Miller là to nhiều hơn so với thời hạn nạp cho điện dung từ cực cửa đến cực nguồn CGS do sự thay đổi nhanh gọn điện áp cực máng giữa t2 và t3 (dòng điện = C dv/dt). Một khi cả hai điện dung CGS và CGD được nạp đầy, điện áp cực cửa (VGS) khởi đầu tăng trở lại cho tới khi nó đạt đến điện áp phục vụ nhu yếu tại thời gian t4. Điện tích cực cửa (QGS + QGD) tương ứng với thời hạn t3 là hàng rào điện tích tối thiểu thiết yếu để bật linh phụ kiện dẫn. Việc thực hành thực tế thiết kế mạch tốt quyết định hành động sử dụng điện áp cực cửa cao hơn nữa mức tối thiểu thiết yếu cho chuyển mạch và do đó điện tích cực cửa được sử dụng trong những tính toán là QG tương ứng với t4. Hình 7:  (a) Kiểm tra điện tích cực cửa, (b) Các dạng sóng kết quả của cực máng và cực cửa. Lợi thế của việc sử dụng điện tích cực cửa là người thiết kế trọn vẹn có thể thuận tiện và đơn thuần và giản dị tính toán lượng dòng điện thiết yếu từ mạch lái để bật mở (on) linh phụ kiện trong một khoảng chừng thời hạn theo ý muốn vì Q. = CV và I = C dv/dt, Q. = thời hạn × dòng điện. Thí dụ, một linh phụ kiện có điện tích cực cửa là 20 nC trọn vẹn có thể được bật dẫn trong 20 μs nếu là một trong những mA được cấp đến cực cửa hoặc nó trọn vẹn có thể bật dẫn trong 20 ns nếu dòng điện cực cửa được tăng thêm 1A. Những phép tính đơn thuần và giản dị này sẽ không còn trọn vẹn có thể tiến hành được với những giá trị điện dung nguồn vào.  Việc phục hồi diode đỉnh được định nghĩa là vận tốc ngày càng tăng tối đa được được cho phép của điện áp máng-nguồn, tức là kĩ năng dv/dt. Nếu vận tốc này bị vượt quá thì điện áp trên những đầu cực cửa-nguồn trọn vẹn trở nên cao hơn nữa so với điện áp ngưỡng của linh phụ kiện, ép buộc linh phụ kiện vào quyết sách dẫn dòng và trong những Đk nhất định một hư hỏng trầm trọng trọn vẹn có thể xẩy ra. Hai cơ chế có kĩ năng xẩy ra khi sự bật mở dv/dt trọn vẹn có thể trình làng. Hình 8 màn biểu diễn quy mô mạch tương tự của một MOSFET hiệu suất, gồm có BJT ký sinh. Cơ chế thứ nhất của việc bật mở cảm ứng dv/dt sẽ hoạt động giải trí và sinh hoạt trải qua hành vi hồi tiếp của điện dung cửa-máng, CGD. Khi một đường dốc điện áp xuất hiện trên đầu cực nguồn và đầu cực máng của linh phụ kiện, dòng điện I1 chạy qua điện trở cực cửa, RG, bởi điện dung cửa-máng, CGD. RG là tổng trở của cực cửa trong mạch và sụt áp  trên nó được cho bởi: Khi điện áp cực cửa VGS vượt quá điện áp ngưỡng Vth của linh phụ kiện, linh phụ kiện bị ép dẫn. Do đó, kĩ năng dv/dt cho cơ chế này được thiết lập bởi: Rõ ràng là Vth thấp linh phụ kiện dễ bị dv/dt bật dẫn. Hệ số nhiệt âm của Vth là đặc biệt quan trọng quan trọng trong những ứng dụng ở đó đang sẵn có nhiệt độ môi trường tự nhiên vạn vật thiên nhiên cao. Ngoài ra trở kháng mạch cực cửa phải được lựa chọn thận trọng để tránh hiệu ứng này. Nếu điện áp tăng trưởng trên RB to nhiều hơn hơn khoảng chừng 0,7V, thì tiếp xúc nền-phát được phân cực thuận và BJT ký sinh được bật dẫn. Dưới những Đk (dv/dt) cao và những giá trị lớn của RB, điện áp đánh thủng của MOSFET sẽ tiến hành số lượng giới hạn đến điện áp đánh thủng cực nền hở của BJT. Nếu điện áp cực máng cấp vào to nhiều hơn điện áp đánh thủng cực nền hở, thì MOSFET sẽ đi vào vùng thác lũ và trọn vẹn có thể bị phá hủy nếu dòng điện không trở thành số lượng giới hạn bên phía ngoài. Do đó, tăng kĩ năng (dv/dt) yên cầu giảm điện trở cực nền RB bằng phương pháp tăng vùng tạp chất và giảm khoảng chừng cách hiện tại, I2 phải chảy ngang qua vùng tạp chất trước lúc nó được tích lũy bởi cực nguồn sắt kẽm kim loại hóa. Như trong cơ chế thứ nhất, kĩ năng dv/dt tương quan đến BJT trở nên xấu hơn ở những nhiệt độ cao hơn nữa chính vì RB tăng và VBE giảm khi tăng nhiệt độ. Hình 8: Mạch tương tự của MOSFET hiệu suất. Nếu yêu cầu hiệu suất vượt quá hiệu suất của những linh phụ kiện có sẵn thì trọn vẹn có thể đạt được mức hiệu suất tăng thêm bằng phương pháp mắc tuy nhiên tuy nhiên những linh phụ kiện. Việc mắc tuy nhiên tuy nhiên những linh phụ kiện sử dụng những MOSFET được tiến hành thuận tiện và đơn thuần và giản dị hơn. Bởi vì chúng có một thông số nhiệt dương của trở kháng. Nếu một MOSFET mắc tuy nhiên tuy nhiên chạy dòng nhiều hơn thế nữa những MOSFET thành phần khác nó sẽ trở nên nóng hơn. Điều này làm cho trở kháng-ON của linh phụ kiện đó trở nên to nhiều hơn trở kháng-ON của thành phần khác và do vậy dòng trong nó sẽ bị giảm. Cơ chế này đối ngược lại với cơ chế tỏa nhiệt của một trong những linh phụ kiện. Hệ số nhiệt dương cũng giúp tránh những điểm TT tự bên trong MOSFET. Các MOSFET hiệu suất lý tưởng để sử dụng trong nhiều ứng dụng, một số trong những ứng dụng được liệt kê tại đây: Có thể thấy rằng hoạt động giải trí và sinh hoạt của MOSFET hiệu suất là tương đối dễ hiểu. Ưu điểm thời hạn chuyển mạch nhanh, dễ mắc tuy nhiên tuy nhiên và những yêu cầu hiệu suất mạch lái thấp làm cho thiết bị trở nên mê hoặc để sử dụng trong nhiều ứng dụng. Video tương quan

Chia sẻ

Video Cách đọc datasheet của MOSFET ?

Một số hướng dẫn một cách rõ ràng hơn về Video Cách đọc datasheet của MOSFET tiên tiến và phát triển nhất .

Chia Sẻ Link Down Cách đọc datasheet của MOSFET miễn phí

Heros đang tìm một số trong những Chia Sẻ Link Down Cách đọc datasheet của MOSFET Free.

#Cách #đọc #datasheet #của #MOSFET